Articulo en XML
Referencias del artículo
Traducción automática
Enviar articulo por email
Citado por SciELO 
Similares en
SciELO 
uBio 
Permalink
Universidad, Ciencia y Tecnología
versión impresa ISSN 1316-4821versión On-line ISSN 2542-3401
uct v.9 n.35 Puerto Ordaz sep. 2005
DISEÑO DE MODULADORES DIGITALES EMPLEANDO FPGA PARA ESCÁNERES DE RESONANCIA MAGNÉTICA
Sóñora Mengana, Alexander
MSc. Alexander Soñora Mengana: Investigador en el Centro de Biofísica Médica, Universidad de Oriente, calle Patricio Lumumba s/n, Santiago de Cuba, Telf. 53 22 631424, 53 22 631425, fax 53 22 632545, correo electrónico alexander@cbm.uo.edu.cu.
Resumen: En este trabajo se presenta la metodología para diseñar moduladores digitales para equipos de resonancia magnética empleando dispositivos FPGA. Luego de seleccionar la frecuencia de muestreo del sistema, se pasa al diseño del sintetizador y del mezclador, se escoge la familia de los FPGA a emplear y finalmente el conversor digital analógico. El método se aplica al diseño de un modulador para tomógrafos Giroimag empleando dos FPGA XC4003e-pc84 de Xilinx. El sintetizador tiene una precisión superior a 0.1Hz, frecuencia máxima de trabajo de 4MHz y un nivel de espurios máximo de 60dB por debajo de la componente fundamental, el mezclador realiza la modulación de esta señal con un pulso gaussiano de 8 bits con frecuencia de muestreo máxima de 5.12MHz. El modulador obtenido por este método es más sencillo eléctricamente que uno analógico de iguales características. El método propuesto permite realizar de forma sencilla diseños de moduladores digitales para equipos de resonancia magnética.
Palabras clave: FPGA / Modulador de pulsos/ Modulador digital / Resonancia magnética.
DESIGN OF DIGITAL MODULATORS USING FPGA FOR MAGNETIC RESONANCE SCANNERS
Abstract: This paper presents the methodology for the design of digital modulators for magnetic resonance equipment using Field Programmable Gate Arrays (FPGA). After selecting the system sampling frequency, synthesizer and mixer are designed, the family of FPGA to be used and finally the digital-analog converter are chosen. The method is applied to the design of a modulator for Giroimag scanners using two XC4003e-pc84 FPGA of Xilinx. The synthesizer has a precision over 0.1 Hz, a maximum output frequency of 4MHz and a maximum level of spur of 60dB below the fundamental component, the mixer carries out the modulation of the carrier with a gaussian pulse of 8 bits with a maximum sampling frequency of 5.12MHz. The modulator obtained by this method is electrically simpler than an analogical one of same characteristics. The proposed method allows to carry out in a simple way designs of digital modulators for magnetic resonance equipment.
Keywords: Digital Modulator / FPGA / Magnetic Resonance / Pulse Modulator
Finalizado el 2004/02/27 Recibido el 2004/03/30 Aceptado el 2005/04/28.
I. INTRODUCCIÓN
El Modulador de Radiofrecuencia (RF) es una parte muy importante, no sólo en sistemas de comunicaciones, sino también en equipos médicos como los de Resonancia Magnética (RM). La función fundamental de estos sistemas es obtener una onda capaz de conducir información y cuyas propiedades sean apropiadas para los fines de transmisión. A menudo, pero no siempre, esto implica traslación de frecuencias. [1]
Usualmente en equipos de RM se emplean moduladores analógicos. Para realizar el traslado de frecuencia emplean Mezcladores Doblemente Balanceados (MDB) como elementos no lineales y un Oscilador Local (OL) para generar la onda portadora. Los MDB tienen una función transferencial cuadrática con términos de orden superior que generan productos de intermodulación no deseados. El OL puede interferir en el funcionamiento de otras partes del equipo si no se toman las debidas precauciones. [1] [2]
Empleando un modulador digital se hace posible la obtención de un mezclador con respuesta transferencial perfectamente cuadrática. En este caso el OL no sería un problema porque todo el procesamiento es digital, no existiendo una portadora analógica capaz de interferir en algún otro bloque de RF del equipo. Estas funciones se pueden implementar empleando procesadores digitales de señales (PDS) o dispositivos lógicos programables como los arreglos de compuertas programables por campo o FPGA (Field Programmable Gate Array en inglés). Actualmente en los equipos de RM construidos en el Centro de Biofísica Médica se emplean moduladores analógicos. Para sustituir éstos por otros digitales se necesita de una metodología para su diseño. [3] [4]
En este trabajo se presenta una metodología para diseñar moduladores digitales para equipos de RM empleando FPGA. La metodología se aplica al diseño de un modulador para equipos de RM de imágenes de bajos campos construidos en el Centro de Biofísica Médica.
II. DESARROLLO
1. Fundamentos teóricos.
El desarrollo de la electrónica ha permitido la implantación de la tecnología digital en casi todas esferas de la vida cotidiana. Su empleo permite realizar operaciones matemáticas exactas y no aproximaciones como se hace al emplear componentes analógicos (ej: los MDB simulan una multiplicación). Otras de las ventajas de esta tecnología es que los dispositivos digitales tienen poca dependencia de la temperatura, del envejecimiento, etc. [5]
Un modulador digital consta fundamentalmente de un sintetizador, un mezclador, opcionalmente de un interpolador, un conversor digital-analógico (CDA) y un filtro de reconstrucción (Figura 1). El sintetizador es el encargado de generar la señal portadora, el mezclador se encarga de la multiplicación portadora-moduladora y el interpolador tiene como función adaptar la frecuencia de muestreo de la señal moduladora a la de la portadora. El conversor CDA transforma los códigos binarios en niveles de voltaje que son llevados al filtro pasabajos para reconstruir la señal deseada.
1.1. Sintetizador
La forma más empleada para obtener la portadora es la Síntesis Digital Directa (SDD). Éste es un método sencillo que tiene como ventajas su alta resolución frecuencial y las razones de muestreo que se pueden obtener. [6] [7]
Un sintetizador por SDD consta de dos partes fundamentales (ver Figura 2): el acumulador de fase y el Conversor Fase-Amplitud (CFA). El acumulador de fase genera los valores de fase correspondientes al período fundamental de la sinusoide y es el que determina la frecuencia de salida y su precisión en el SDD. El CFA transforma los valores de salida del acumulador de fase en valores de amplitud y define el comportamiento espectral del SDD.
La frecuencia de salida f0 y la precisión frecuencial Df están definidas como:
f0 = fS Df / 2W (1)
donde:
fS : Frecuencia de muestreo
Df: Incremento de fase
W: Número de bits del acumulado
La pureza espectral viene dada por:
SQNR[dB] = 6.02B + 1.76 (3)
donde:
SQNR: Relación señal a ruido de cuantización
WCSM: Mayor nivel de armónicos esperados
B: Ancho de palabra del CFA
P: Número de bits del acumulador de fase que se emplean en el CFA
1.2 Mezclador digital
El mezclador basa su funcionamiento en la multiplicación de la portadora y la moduladora muestra a muestra. La multiplicación binaria se realiza de igual forma que cuando se multiplica manualmente en formato decimal, mediante suma de productos parciales.
Si los números a multiplicar son de N y M bits respectivamente, la salida del multiplicador tendrá N+M bits. Esto hace que los mezcladores consuman mucho espacio en el dispositivo y tiempo de cómputo. [8]
Para lograr multiplicadores más rápidos se puede emplear una técnica conocida como pipeline. Esta técnica permite lograr relojes de más alta frecuencia insertando registros, de forma tal que el cálculo del producto se realice en varias etapas. [8]
1.3 Interpolador
El interpolador debe adaptar las características espectrales de la moduladora a la de la señal portadora. Esto se realiza aumentando la frecuencia de muestreo de fS1 a fS2. [9]
Para interpolar una secuencia primeramente se insertan ceros entre dos muestras adyacentes hasta que la frecuencia de muestreo sea igual a la deseada. Este proceso genera repeticiones del espectro en múltiplos enteros de fS1/L siendo L la razón en que se incrementa la frecuencia de muestreo. Para eliminar estas frecuencias se emplea un filtro con frecuencia de corte fS2/(2L).
1.4 Conversor digital analógico
El CDA realiza una representación discretizada en amplitud de la señal deseada basada en valores digitales.
El CDA es un factor limitante en el comportamiento respecto a los espurios de un sistema SDD. Como cualquier CDA puede ser empelado con un SDD; en particular se hace difícil predecir el nivel de ruido de la señal generada.
En aplicaciones en las que se emplean relojes muy rápidos, el mejor rango dinámico libre de espurios se obtiene empleando CDA con transitorios de conmutación muy bajos y tiempo de establecimientos pequeños. En la práctica, un comportamiento aceptable significa el uso de CDA con al menos 10 bits de resolución. Muchos conversores pueden parecer apropiados para sistemas específicos, pero la única forma de compararlos y validar su comportamiento es construyendo un circuito de pruebas con ellos [7]
2. Materiales y Métodos
2.1 Metodología
La metodología propuesta consta de los siguientes pasos:
1. Selección de la frecuencia de muestreo del modulador.
2. Diseño del SDD
Diseño del acumulador de fase (cálculo de W)
Diseño del conversor fase amplitud (cálculos de B y P)
3. Diseño del mezclador
4. Selección de la familia de FPGA.
5. Selección del conversor digital analógico y del filtro de reconstrucción.
Para explicar la metodología se diseñará, a modo de ejemplo, un modulador para equipos de RM con las siguientes características:
Precisión frecuencial: 0.1Hz.
Frecuencia máxima de trabajo: 4MHz.
Relación señal a ruido de cuantización: 43dB.
Máximo nivel de espurios: 60dB.
Moduladora: pulso gaussiano de 8bits en complemento a dos y frecuencia de muestreo comprendida entre 0.512 y 5.12MHz.
2.1.1 Selección de la frecuencia de muestreo
La frecuencia de muestreo fS se fija de acuerdo con el criterio de Nyquist. En aras de simplificar el filtro de reconstrucción, por lo general se emplea la siguiente regla:
fS ≥ 2fMAX (5)
Donde fMAX es la máxima frecuencia de la portadora.
Como fMAX = 4MHz entonces se puede tomar un oscilador a cristal con frecuencia fS = 14.318MHz
2.1.2 Diseño del SDD
El número de bits del acumulador (W) se calcula de (2) obteniéndose:
Para fS = 14.318MHz y Df = 0.1Hz , W » 27bits El incremento de fase se puede cargar en el SDD empleando la misma interfaz de la moduladora (8 bits) en cuatro transferencias, debido a que cuando ésto se realiza generalmente no importa el valor de salida. Teniendo en cuenta ésto fijamos W=32 bit resultando Df » 0.0033Hz.
La pureza espectral del SDD está dada por el ruido de cuantificación y los espurios generados producto del truncamiento de fase [6].
Fijando dB SQNR = 42dB y WCSM = 60dB B y P se calculan de (3) y (4) como:
Para implementar el CFA se puede almacenar un cuarto de período de la sinusoide en una memoria y emplear una lógica que cambie el signo de la sinusoide y/o el sentido de lectura de ella. Por simplicidad en el mezclador los valores de la portadora se pueden almacenar en complemento a dos.
2.1.3 Diseño del mezclador
En este caso se puede emplear un multiplicador de cuatro etapas de pipeline como se muestra en la Figura 3.
Cada generador de productos parciales consta sólo de compuertas and e inversores para generar PP0 hasta PP6 con sus respectivas ponderaciones. Como el mezclador opera con secuencias en complemento a dos, se inserta una etapa de conversión a formato offset binario, que es el empleado en el CDA. Esta conversión se realiza añadiendo una constante en la última etapa del mezclador.
2.1.4 El interpolador
Teniendo en cuenta que la señal a interpolar (un pulso gaussiano) es de banda estrecha (el ancho de banda es mucho menos que su frecuencia de muestreo) la interpolación se puede realizar empleando un sistema como el de la Figura 4. Este esquema corresponde al de un interpolador que emplea un filtro peine como filtro interpolador. [10]
2.1.5 Selección del FPGA
Para completar el diseño se debe tener en cuenta qué dispositivo se va a emplear y el programa (o los programas) a emplear en su programación.
Para programar dichos dispositivos se cuenta con Xilinx Foundation Series 1.5. El diseño de las distintas partes del modulador se realiza a partir de ficheros esquemáticos. Después de esto, empleando las herramientas de implementación, se obtienen los ficheros que son descargados a los FPGA, ya sea empleando un cable paralelo o memorias PROM.
El diseño se puede realizar empleando FPGA XC4003E-pg84 de Xilinx. Este dispositivo está conformado por una matriz de bloques lógicos configurables (CLB) de 10 filas por 10 columnas, en un encapsulado plcc84, entre otras características. En los CLB de este dispositivo es donde realmente se realizan las operaciones lógicas deseadas (acumuladores, memorias, compuertas, etcétera). El SDD diseñado y el interpolador ocupan un 97% de uno de estos dispositivos. El mezclador ocupa un 91% por lo que se necesita emplear otro FPGA o sustituirlo por uno más potente.
2.1.6 El conversor digital analógico y el filtro de reconstrucción
El CDA seleccionado es el HI5735 de Intersil. Este es un conversor de 12 bits, reloj de 80MHz, amplio rango dinámico libre de espurios.[11]
El filtro de reconstrucción debe atenuar las componentes espectrales que se encuentran más allá de fS/2. El filtro empleado es un filtro elíptico con frecuencia de 3db de 4MHz y atenuación mínima en la banda de rechazo de 50dB.
Para realizar las pruebas se empleó una tarjeta de circuitos impresos con dos FPGA XC4003E-pg84 y un conversor HI5735. Las mediciones se realizaron empleando un osciloscopio y un analizador de espectros.
3. Resultados
La metodología propuesta permite diseñar, en forma simple, un modulador con las características deseadas. El sistema completo se implementó empleando 6 componentes digitales (dos FPGA XC4003, dos memorias PROM para programar dichos dispositivos, un CDA y un oscilador a cristal) y un filtro analógico. La Figura 5ª muestra la salida del modulador en el tiempo. El espectro de la misma señal aparece en la Figura 5b
4. Discusión
Con la metodología propuesta se pueden diseñar moduladores digitales en forma simple con las características deseadas. La pureza espectral del modulador final está limitada por el CFA del SDD y por el CDA. En el SDD las limitantes son las dimensiones del CFA. Aquí se requiere llegar a una solución de compromiso entre precisión de frecuencia (ecuación 2) y comportamiento espectral (ecuación 4). Para lograr una mayor precisión de frecuencia se necesita la mayor cantidad de bits posible en el acumulador (en el ejemplo W=32); sin embargo el CFA debe ser de mayor longitud (232=4 294 967 296).
El mezclador digital permite realizar una modulación de amplitud con doble banda lateral con portadora suprimida sin generar armónicos no presentes en las entradas ni productos de intermodulación. Esto es posible, a diferencia de un MDB, porque dicho modulador tiene una ley cuadrática perfecta.
Aunque este modulador emplea varios componentes si se emplea un FPGA más potente, la cantidad de elementos digitales puede reducirse a 4 (un FPGA, una PROM, un CDA y un oscilador a cristal). Además, como el cristal forma parte de la referencia de tiempo del equipo donde se emplea el modulador, sólo serían 3 circuitos integrados. Todo esto redunda en un mejor comportamiento en cuanto a interferencias electromagnéticas se refiere y menores tiempos de diseño y puesta a punto.
III. CONCLUSIONES
1. El método empleado permite diseñar moduladores digitales de forma sencilla.
2. El modulador obtenido tiene un comportamiento espectral de acuerdo a las características deseadas.
3. El circuito eléctrico del modulador digital obtenido es más sencillo que otros de iguales características.
Agradecimiento
A todos aquellos que contribuyeron, de una forma u otra, a la ejecución y revisión de este trabajo, especialmente, la ayuda del Lic. Evelio González Dalmau y los Ingenieros Abel Cruz Vadell y Miguel Alberteris Campos.
IV. REFERENCIAS
1. Carson, JR, Communication Systems. An Introduction to Signals and Noise in Electrical Communication, La Habana, Editorial Instituto Cubano del Libro , 1968. p166, p179-180. [ Links ]
2. Mini-Circuits, RF/IF Designers Handbook, New York, Mini-Circuits. 1992. pp1-2 - 1-6. [ Links ]
3. Rosado, A, Guerrero, J, Espí, J, Francés JV. Circuitos programables FPGA. Fundamentos Básicos (I) Mundo Electrónico No 257, mayo 1995, pp 44-48 [ Links ]
4. Xilinx, Inc. http://www.xilinx.com [ Links ]
5. Howald, R. Introduction to Analog and Direct Digital Frequency Synthesis. RF Design, January 1995, Vol. 18, No. 1, pp74-82. [ Links ]
6. Gentile, K. Signal Synthesis and Mixed Signal Technology.RF Design, August 1998, Vol. 21, No. 8, pp54-68. [ Links ]
7. Qualcomm, Synthesizer Product Data Book, San Diego,EEUU, Qualcomm. agosto 1997, p1-3. [ Links ]
8. Birkner, J., Jian, J., Smith, K. High Performance Multipliers in QuickLogic FPGAs . Nota de aplicación, http://www.quicklogic.com/support/anqn/an21.pdf. [ Links ]
9. Mitra, S, K., Kaiser, J, F, Handbook for Digital Signal Processing. New York, John Wiley & Sons, 1993, pp. 984-986. [ Links ]
10. Lynn, PA, Fuerst, W, Introductory Digital Signal Processing with Computer Applications, West Sussex, UK, John Wiley & Sons, 1996, pp46-48, pp134-137. [ Links ] 11. Intersil, HI5735 12-Bit, 80 MSPS, High Speed Video D/A Converter, http://www. Intersil.com. [ Links ]
