Diseño de un sintetizador empleando un sistema de rotación de coordenadas 

basado en FPGA.

Sóñora Mengana, Alexander Sam Guisande, Sulín Simón Cutié, Ariel V.

Resumen: En este trabajo se propone el diseño de un oscilador mediante síntesis digital directa para equipos de resonancia magnética (RM). Este diseño tiene la particularidad de obtener el valor del seno empleando un sistema de rotación de coordenadas (CORDIC). El oscilador diseñado se compara con otro que emplea una tabla de búsqueda (look-up table) usado en un modulador digital para equipos de RM. Ambos diseños son implementados sobre dispositivos lógicos programables (FPGA). El sintetizador diseñado es capaz de generar una señal sinusoidal con características similares a las del método clásico. Este diseño, aunque ocupa un mayor espacio en los FPGA (86% en cada dispositivo respecto al 97% en un FPGA del otro sintetizador), permite obtener simultáneamente dos portadoras en cuadratura y realizar la modulación sin cambios significativos en los diseños lógicos.

Palabras clave: CORDIC/ FPGA/ Resonancia magnética/ Síntesis digital directa.

DESIGN OF A SYNTHESIZER USING A COORDINATE ROTATION SYSTEM BASED ON FPGA.  

Abstract: The Forest Reserve Imataca has been used for gold extraction with aggressive techniques for the environment as deforestation and mercury use. This worh presents the levels of mercury, cadmium and lead in leaves plants of this reserve, in areas with differents succesional stages, for to evaluate its potential for workings of restauration. The metal content was determined by atomic absorption spectrophotometry, mercury with cold steam technique and lead and cadmium by flame atomization. Lead and cadmium leves are down of equipment detection. Mercury levels in the leaves are between 148.0 and 329.0 ppb. The results indicate that the best species for reforestation could be the cyperaceae and gramineae for there down leves of mercury anf easy location and handling.  

Key words: Deforestation/ Forest Reserve/ Mercury/ Imataca/ Reforestation.  

 El MSc. Alexander Sóñora Mengana es Investigador en el Centro de Biofísica Médica, calle Patricio Lumumba s/n, Santiago de Cuba, CP 90500 telef. 53-22-631424, fax 53-22- 632545, correo electrónico Alexander@cbm.uo.edu.cu. Los Bach. Sulín San Guisande y Ariel Valentín Simón Cutié son Estudiantes de Telecomunicaciones y Eléctrica, Universidad de Oriente Santiago de Cuba.

Manuscrito finalizado en Santiago de Cuba el 2005/09/18, recibido el 2005/10/20, en su forma final (aceptado) el 2006/09/15.

1. INTRODUCCIÓN

Los osciladores son una parte muy importante de los receptores y moduladores de radiofrecuencia, no sólo en sistemas de comunicaciones, sino también en equipos médicos como los de resonancia magnética (RM). La función fundamental de estos sistemas es obtener una onda sinusoidal con una adecuada estabilidad y pureza espectral. [1]

Este bloque puede ser implementado en forma analógica, pero su realización en forma digital tiene las ventajas inherentes de los sistemas digitales. El oscilador digital genera una secuencia de números en el dominio del tiempo que reproduce un espectro de salida deseado. Por lo general se implementa mediante síntesis digital directa (SDD). [2]

Los SDD permiten obtener señales de altas purezas espectrales y cambio de frecuencia rápidos y sin saltos de fase. Estos sistemas están constituidos básicamente por un conversor fase-amplitud (CFA) y un acumulador de fase (ver Figura 1).

La frecuencia de salida fo y la resolución frecuencial de un SDD están definidas por:

Y el comportamiento espectral de su salida está definido por:

El CFA se puede implementar empleando una tabla con los valores de amplitud calculados con anterioridad o realizando el cálculo para cada valor de fase in situ.

En el primer caso se emplea una memoria a modo de tabla de búsqueda (look up table) con los valores que representan las amplitudes de los correspondientes ángulos de entrada. En el segundo caso se emplean algoritmos que calculan el valor de amplitud de la señal sinusoidal para cada valor de fase del acumulador. Para implementar el segundo caso se puede emplear una computadora digital de rotación de coordenadas o CORDIC, por sus siglas en inglés, que permite el cálculo de funciones trigonométricas, logarítmicas, hiperbólicas, raíces cuadradas, entre otras funciones. Su ventaja fundamental es que solamente emplea suma y desplazamientos en el cálculo.[3]

El empleo de dispositivos lógicos programables, como los arreglos de celdas lógicas o FPGA (Field Programmable Gate Array), posibilitan la realización de técnicas de procesamiento digital de señales como ésta. Estos componentes están constituidos internamente por bloques lógicos configurables (CLB), bloques de entrada salida (IOB) y recursos de interconexión, entre otros. Las funciones deseadas se implementan en los CLB que se enlazan mediante los recursos de interconexión. Los IOB son la interfaz con los terminales del componente. [4]

En el diseño del modulador presentado en [7] el mezclador y el SDD son dos estructuras separadas. Este modulador requiere de diseño y puesta a punto de dos sistemas complejos, sobre todo el mezclador. El empleo de un procesador CORDIC permite obtener un sintetizador más versátil porque realiza el cálculo del valor de amplitud de la sinusoide partiendo de un valor constante. Si este valor constante varía de acuerdo a una señal es posible obtener modulación en amplitud de forma directa. Como resultado del proceso del cálculo, se obtienen el seno y el coseno, con lo cual si se desea se puede implementar un modulador en cuadratura o cambiar la fase de la señal de forma sencilla.

Por lo anterior, en este trabajo se realiza el diseño de un sintetizador sobre plataforma FPGA empleando un CFA basado en un sistema CORDIC, capaz de generar frecuencias de alrededor de 4MHz con una precisión mayor de 0.1Hz, para sustituir el empleado en empleado en [7] y realizar una comparación entre ambos SDD.

II. DESARROLLO

1. Fundamentos teóricos

La rotación de un vector (x,y) en el plano cartesiano en un ángulo se representa en forma general como:

Si los ángulos de rotación son limitados de modo que,

la multiplicación por este término es reducida a una simple operación de desplazamiento binario. Un ángulo arbitrario de rotación se obtiene iterativamente mediante una serie de rotaciones elementales más pequeñas. Esta rotación iterativa puede ser expresada como:

donde:

El producto de Kk puede ser aplicado en cualquier parte del sistema o tratado como parte de la ganancia en un sistema de procesamiento. Este producto se aproxima a 0.6073 cuando el número de iteraciones tiende a infinito. Además, el algoritmo de rotación tiene una ganancia An, de aproximadamente 1.647. La ganancia exacta depende del número de iteraciones y cumple la relación:

Un mejor método de conversión usa un sumador/restador adicional, que acumula los ángulos de rotación elementales de cada iteración. Estos ángulos pueden ser expresados en cualquier unidad angular conveniente. Los valores angulares son obtenidos de una pequeña tabla de búsqueda.

Un procesador CORDIC puede ser operado de dos modos: rotación y vectorización. El primero, rota el vector de entrada en un ángulo especificado. El segundo modo, rota el vector de entrada en el eje x mientras registra el ángulo requerido para hacer esta rotación. En este modo se pueden calcular funciones trigonométricas como el seno y el coseno. [3]

Las ecuaciones del procesador CORDIC en modo de rotación son las siguientes:

Donde la tercera ecuación corresponde a los ángulos de rotación elementales, δk es la dirección en que se rotan estos ángulos y σk son los valores tan-1(2-K)

En el modo de rotación, el acumulador de ángulo se inicializa con el valor de rotación deseado. En cada iteración se cambia el sentido de la rotación para disminuir la magnitud del ángulo residual en el acumulador. Esta decisión es basada además en el signo del ángulo residual de cada paso (σk).

De este modo se pueden calcular simultáneamente el seno y el coseno de un ángulo inicializando el sistema con, La precisión de la salida (cantidad de bits) es aproximadamente el número de iteraciones realizadas.

En la Figura 2 se muestran las variantes recursiva y expandida de un sistema CORDIC.

En la Figura 2a se muestra una implementación recursiva del procesador CORDIC; es muy eficiente en cuanto a área, pero requiere n ciclos de reloj para cada ángulo. La Figura 2b muestra una versión del mismo sistema, en el cual se emplean varios sistemas como el iterativo puestos en cascada. Las desventajas de este esquema son la complejidad de la electrónica y las demoras provocadas de la red. Las demoras se pueden reducir mediante la inserción de registros entre cada etapa (pipeline) y tiene la ventaja de que por cada ciclo de reloj se obtiene un valor de salida

2. Materiales y Métodos

Los modelos de SDD se implementaron en una tarjeta (Figura 3) con dos FPGA de la familia XC4000 [5] de Xilinx y un conversor digital analógico HI5738 [6].

Como sintetizador con tabla de búsqueda se empleó el diseñado para un modulador digital presentado en [7] con un filtro de reconstrucción elíptico con frecuencia de corte de 3dB igual a 4MHz.

Con los siguientes parámetros:

W= 32bits  

P= 10 para WCSM=60dB  

D= 7 bits para SQNR=43dB

La única variación realizada es fs=20MHz

El SDD con el procesador CORDIC se implementó con los mismos parámetros que el SDD anterior, excepto D que se tomó como 8bits, ya que este se ajustaba bien en los FPGA de la tarjeta, no siendo posible ésto en el otro SDD. La estructura del procesador CORDIC empleado es similar a la Figura 2b con 8 etapas, con registros entre cada una para lograr el pipeline y una mayor frecuencia de muestreo.

El control del SDD con el procesador CORDIC se implementó en el primer FPGA junto con la etapa correspondiente a la tercera ecuación de (10), el resto se implementó en el segundo FPGA. En este caso el filtro de reconstrucción que se empleó fue uno de Butterworth de tercer orden con 4MHz de frecuencia de corte de 3dB.

3. Resultados y Discusión

En la Figura 4 se muestra una señal sinusoidal de 3 MHz y su espectro generado por el sintetizador CORDIC. Espectros similares a los de la Figura 5 se obtuvieron para el otro SDD.

Los diseños implementados permiten obtener sinusoides de alta pureza espectral cumpliendo con los requisitos impuestos a los diseños.El espurio de mayor nivel que aparece en la Figura 4 se debe a la pobre atenuación del filtro a frecuencias mayores de fS /2, que se eliminó al sustituir éste por el elíptico. Una diferencia importante es la latencia de 8 ciclos de reloj en el sintetizador CORDIC, producto del empleo del pipeline para lograr la frecuencia de muestreo deseada.

Para implementar el sintetizador de tabla de búsqueda fue necesario emplear un solo FPGA, ya que éste ocupa sólo un 97% de la lógica de este dispositivo. Sin embargo, para el CORDIC se emplearon los dos con un 86% de empleo del área total de cada uno. Esta aparente desventaja en espacio puede ser sopesada teniendo en cuenta que el sintetizador forma parte de un receptor y/o un modulador en las etapas de mezcla. [3]

No se pudo apreciar una diferencia de cambio de frecuencia apreciable entre los dos diseños, ya que la interfaz de control es la misma en ambos SDD y está limitada por la forma de cargar el incremento de fase en el acumulador.

Debido al tamaño del procesador CORDIC, no se pudo implementar su funcionamiento como modulador porque no había capacidad en los FPGA para las conexiones del interpolador. Para realizar esta prueba se debe emplear un FPGA más potente.

I. CONCLUSIONES

1. El sistema CORDIC permite obtener señales sinusoidales de alta pureza espectral en cuadratura, útiles en la obtención y detección de modulación en cuadratura.

2. Aunque el SDD CORDIC ocupa un mayor porciento del área útil de los FPGA, permite realizar una mezcla que puede ser o no en cuadratura, sin realizar grandes cambio en el diseño a implementar en el FPGA.

3. Los altos desempeños de los dispositivos FPGA permiten la implementación de sistemas digitales no estándar que trabajan con señales de frecuencias de decenas de megaHertz, como es el caso de la síntesis digital directa.

4. Queda demostrado la versatilidad de los FPGA con la implementación de los dos SDD en una misma tarjeta de circuitos impreso sin necesidad de hacer cambios en ella.

AGRADECIMIENTOS

A todos aquellos que contribuyeron, de una forma u otra, a la ejecución y revisión de este trabajo, especialmente al MSc. Juan C. García Naranjo y los Ingenieros Abel Cruz Vadell y Miguel Alberteris Campos.

II. REFERENCIAS  

1. Carson, JR., “Communication Systems. An Introduction to signals and Noise in Electrical Communication” La Habana, Editorial Instituto Cubano del Libro, 1968. 166,179-180 pp.  

2. Gentile, K., “Signal Syntheis and Mixed Signal Technology”, RF Design, agosto, 1998, pp 54-68.          [ Links ]

3. Andraka R., “A survey of CORDIC algorithms for FPGA based computers”. http://www.andraka.com [consultado Noviembre 2003].          [ Links ]

4. Rosado, A., Guerrero, J., Espi, J., Francés JV., “Circuitos programables FPGA. Fundamentos Básicos (I)” Mundo Electrónico, Nº 257, mayo 1995, pp 44-48         [ Links ]

5) Xilinx, Inc., http://www.xilinx.com [consultado enero 2000]         [ Links ]

6. Intersil, “HI5735 12 Bit, 80 MSPS, Hign Speed Video D/A Converter”, http://www.Intersil.com [consultado enero 2000]         [ Links ]

7. Soñora Mengana, Alexander. “Diseño de modulares digitales empleando FPGA para escáneres de resonancia magnética”. Universidad, Ciencia y tecnología, Vol. 9., Nº 35 sept. 2005, pp 151-154.         [ Links ] IV.