Saber
versão impressa ISSN 1315-0162
Saber vol.25 no.2 Cumaná jun. 2013
1 Universidad de Oriente, Núcleo de Anzoátegui, Escuela de Ingeniería y Ciencias Aplicadas, Grupo de Investigación Arquitecturas de Sistemas de Control, Barcelona, Venezuela.
2 Universidad Politécnica Territorial del Estado Aragua “Federico Brito Figueroa”, Maracay, Venezuela.
3 Universidad Central de Venezuela, Facultad de Ciencias, Postgrado en Instrumentación, Caracas, Venezuela.
E-mail: alfonso_alfonsi@udo.edu.ve / jesusaperez@gmail.com / edunia@fisica.ciens.ucv.ve
RESUMEN
El trabajo se orienta al manejo de energía en procesadores con escalado de voltaje/frecuencia dinámico, aprovechando el tiempo ocioso dinámico (TOD) ocasionado por la variabilidad de los tiempos de cómputo de la tarea de control de tiempo real i en el período de activación k (Ci,k), críticas periódicas, por medio, de una arquitectura de un planificador realimentado multifrecuencia con ahorro de energía. Se caracteriza a cada tarea como un control local, tomando como referencia el factor de carga del procesador (UT), a diferentes periodos, incorporando técnicas de control multifrecuencia, y de manipulación del TOD, como los asociados al Ci,k en el peor caso o WCET y a la actualización del UT. Se toma un conjunto de tareas para pruebas comparativas, un procesador base con rango de frecuencias de 150 MHz a 1.000 MHz, variando el porcentaje de los Ci,k consumidos y el UT, distribuyendo la velocidad a cada tarea globalmente, con operadores de extensión y salto, dando un ahorro de energía del 10% al 55,30%. Así mismo, localmente, se logra con operadores salto y mantenimiento un ahorro del 20,74% al 61,04%. Se concluye que el sistema se adapta a las restricciones de variabilidad de los Ci,k, característica dinámica de las tareas de tiempo real. La distribución de los TOD debido al UT y WCET es operada naturalmente por el lazo realimentado. Este aporte promociona el desarrollo y uso de tecnologías para la sustentabilidad.
Palabras clave : Ahorro de energía, control multifrecuencia, planificación de tiempo real realimentada, tiempo ocioso dinámico.
The work is geared to processor power management with scaling voltage/frequency dynamic, taking advantage of the dynamic slack time (DST) caused by the variability of the computation times of the of real time control task of i in the activation period k (Ci,k), periodic hard, through a power aware multirate feedback scheduling architecture. Each task was characterized as a local control, taking as reference the processor load factor (UT) at different periods, incorporating multirate control techniques, and DST handling as those associated with Ci,k worst case or WCET and update UT. It takes a set of tasks for benchmark, a base processor with frequency range of 150 MHz to 1000 MHz, and vary the percentage of Ci,k consumed and UT, distributing to each task speeds globally, with expand and skip operators, giving energy savings of 10% to 55.3%. Additionally, on a local scale, with hold and skip operators an anergy saving of 20.74% to 61.04%. It is concluded that the system is adapted to the variability constraints Ci,k,a dynamic feature of real-time tasks. The distribution of the UT and DST due WCET is naturally operated by the feedback loop. This contribution promotes the development and use of technologies for sustainability.
Key words : Dynamic slack time, energy aware, multirate control, real-time feedback scheduling.
Recibido: octubre 2012 Aprobado: febrero 2013. Versión final: abril 2013
INTRODUCCIÓN
El uso generalizado de los sistemas empotrados de control de tiempo de real autónomos (SECTRA), como en aparatos domésticos, dispositivos móviles, instrumentos biomédicos, científicos e industriales, ha crecido y forman parte de la cotidianidad. Comparten recursos computacionales, trabajan a diferentes períodos de operación, muchos de ellos dependen del uso de baterías para su funcionamiento.
Al enfocar la atención en el consumo de energía en los SECTRA, se encuentra la planificación realimentada con ahorro de energía (PRAE) o Power Aware Feedback Scheduling (Zhu y Muller 2006, Scordino y Lipari 2007, Chantem 2009, Xia et al. 2009, Niu 2011), la cual establece el uso de la teoría de control para planificar dinámicamente los recursos de un sistema tratando los sistemas de cómputo como un proceso controlado (Lu et al. 2002, Hellerstein et al. 2004, Abdelzaher et al. 2008).
Se destaca la utilización del escalamiento dinámico de voltaje/frecuencia o Dynamics Voltage Frecuency Scaling (DVFS), técnica de administración de energía en la capa intermedia de software (núcleo de control o sistema operativo), con el cual se puede reducir la energía consumida bajando el voltaje o frecuencia de operación de un procesador con capacidad de escalar su velocidad (Piguet 2006, Hu y Quan 2007). Además, la PRAE tiene la flexibilidad de poder ajustar políticas de planificación de tiempo real a las tareas, de forma que consuman una cierta cantidad de energía, y no afecte sus restricciones temporales.
Dado que la gestión de recursos es formulada como un problema de control de sistemas de cómputo con múltiples lazos, donde cada uno es relacionado computacionalmente a las tareas del sistema, que se activan a diferentes períodos de operación; aparte de la respuesta del sistema (recurso del procesador) que se obtiene a un periodo mayor, se puede tomar ventaja de las técnicas de control multifrecuencia (CMF) para dar respuesta a este tipo de situaciones (Vélez 2004, Salt y Albertos 2005, Cimino y Prabhakar 2010).
Además, los enfoques que se encuentran en la literatura abordan el problema con técnicas convencionales de control (Hellerstein et al. 2004, Zhu y Muller 2006, Scordino y Lipari 2007, Abdelzaher et al. 2008, Xia et al. 2009).
Aquí se integra la planificación realimentada, técnicas de CMF de múltiples lazos y DVFS, para lograr una arquitectura de un planificador realimentado orientado al ahorro de energía, para sistemas de control de tiempo real crítico, capaz de manejar la variabilidad de los tiempos de cómputo aprovechando el tiempo ocioso dinámico (TOD), debido al peor tiempo de cómputo y al factor de carga del procesador (UT), observando la escalabilidad voltaje/frecuencia desde el punto de vista ideal y no ideal, con el fin de administrar el consumo de energía en un procesador con capacidad de variar su voltaje/frecuencia de trabajo, comprometida con la ejecución de las tareas de control, críticas periódicas, sin violar sus restricciones temporales, llamado Lazo de Planificación Realimentado Multifrecuencia con Ahorro de energía (LPRMFAE).
Además, este aporte está dentro de una visión que busca potenciar tecnologías capaces de favorecer un Desarrollo Sostenible. La Declaración de Barcelona del 2004, citada por Yánez y Zavarce (2009), destaca como reto referente a la reciprocidad en el ámbito particular de la ingeniería, ser capaces de trabajar, para adaptar la tecnología actual a las demandas impuestas por los estilos sostenibles.
La organización del trabajo es la siguiente: en la sección de materiales y métodos, se describe en detalle y rigurosidad conceptual la arquitectura con el enfoque multifrecuencia. La sección de resultados, presenta las experiencias que demuestran el funcionamiento de la arquitectura, en sus diferentes formas de operación. En la siguiente sección de discusión, se comentan y analizan los resultados de la arquitectura multifrecuencia, a su vez, comparándola con otras propuestas, ampliamente conocidas en la literatura.
MATERIALES Y MÉTODOS
El modelo de la tarea de control se define como una entidad ejecutable Ti, formada por un conjunto de instancias ai,k, que se manifiesta en el tiempo de activación k, esto es:
(1)
donde Ci,k es el tiempo de cómputo, Di,k el plazo de finalización, Pi,k el periodo de activación y ki,α es el factor de escalamiento que representa la normalización de la velocidad entre un máximo y un mínimo referido [ amax , amin ], calculado como:
donde fi,k y fmax es la frecuencia actual y máxima de operación del procesador (Piguet 2006, Hu y Quan, 2007).
Se cumple en este trabajo que Di k=Di, Pi k=Pi ,Di,k < Pi,k, y WCETi ≤ Cik≤ Ci fmix. Para calcular el consumo de energía normalizado en un procesador en un rango de tiempo fijo se usa E( a) =aik2 (Piguet 2006, Zhu y Muller 2006, Xia et al. 2009).
Se establece un sistemas de CMF para los sistemas de cómputo con finitos lazos independientes, con enfoque de control local con entrada de referencia local (Hellerstein et al. 2004, Abdelzaher et al. 2008) (Fig. 1). Los lazos de control representan un conjunto finito de Ti de control críticas, periódicas, independientes, apropiables y, no tienen restricciones de precedencia. Comparten un procesador dedicado variable de voltaje/frecuencia. Sus períodos de operación son diferentes y sus tiempos de arribo pueden ser impredecibles.
Desde el enfoque multifrecuencia, se debe trabajar con un hiperperiodo H, calculado como el mínimo común múltiplo de los Pi , siendo l S , el conjunto de tareas que se ejecutan en H.
En la estructura de control se destacan los módulos de control GAi(z), de tiempo de cómputo GCi(z) y el módulo del acumulador del tiempo de cómputo Gsi(z).
La constante Kei divide la señal de referencia (Uref) (Hellerstein, 2004), en referencias locales (Urefi) en cada lazo de control
(3)
iσ es el factor de contribución normalizado, definido como la relación entre el factor de carga por Ti, max fi U , y UT, ambos a frecuencia máxima; i i P H N = , el número de tareas involucradas.
Al usar T U como la variable de salida del sistema, da por resultado que la técnica dinámica de manejo del tiempo ocioso por actualización del factor de carga del procesador o STU (Alfonsi et al. 2012), es la base fundamental de la arquitectura. Lo que establece el factor de carga del procesador a H (HT U ) por
siendo DP H la demanda del procesador causadas por Sl dada por
El modelo del tiempo de cómputo de Ti, tomando en consideración la relación de la entrada de la señal de control ΔCi,k a Pi ( iPk,∆iC), y la variable a controlar Ci,k a periodo Pi ( CP1 i,k −l), es una adaptación del modelo de Abdelzaher et al. (2008), aplicado en Lu et al. (2002), Xian et al. (2008), Xia et al. (2009), dado por
La constante Ku representa una proporcionalidad entre el ΔCi,k actual y el estimado. Si Ku=1, significa que los Ci,k estimados son precisos, mantiene la estabilidad en lazo cerrado y garantiza la magnitud deseada en un cierto rango la mayoría del tiempo (Abdelzaher et al. 2008).
El ∆CiPk,i se obtiene de dos maneras. La primera, haciéndolo igual a OPMF_Expand ( EtR i,k) Pi tR, la operación multifrecuencia de expansión o Expand (Kranc 1957, Khargonekar et al. 1985, Thomson 1986), desde un tiempo de muestreo tR a Pi, que será entregada a los controladores locales muestreadas a tR =H. La segunda, no usa operación multifrecuencia, debido a que se trabaja a Pi.
Aplicando en el diagrama de la Figura 1 la descomposición vectorial de conexiones (Kranc 1957, Khargonekar et al. 1985, Thomson 1986), se integran un muestreador a tR en la señal de error local, otro entre GCi(z) y GSi(z) necesarios para generar una adecuada compatibilidad (Fig.2).
La sistematización del diagrama de la Figura 2, permite abordar dos caminos de funcionamiento respecto a la distribución de los TOD.
Figura 1. Diagrama de bloques del sistema de control UT multifrecuencia realimentado.
Figura. 2. Diagrama de bloques multifrecuencia introduciendo un muestreador a tR y Pi
El primer camino de funcionamiento permite ajustar una velocidad a Sl , como lo hacen en Hellerstein et al. (2004), Xia et al. (2009) y Alfonsi et al. (2012). Se logra al definir los muestreadores tR ubicados en los lazos de realimentación local igual a H, emplear a la entrada de GAi(z) una OPMF_Expand, ya que se necesita que la señal de salida del controlador aumente su tiempo de muestreo y que se disponga cada H, dejando las otras secuencias a Pi en cero. Y utilizar en la salida del sumador una operación multifrecuencia de salto o Skip ( OPMF_Skip ) (Kranc 1957, Khargonekar et al. 1985, Thomson 1986), debido a que se necesita la demanda del procesador (DP) ocasionada por las entregas parciales de cada tarea a H, no importando las totalizaciones parciales a Pi.
El segundo camino admite variar la velocidad en cada τi,k durante H, como lo hacen Shin et al. (2001), Scordino y Lipari (2007), Zhu y Muller (2006) y Xian et al. (2008). Es posible al definir los muestreadores tR ubicados en los lazos de realimentación local igual a los Pi, aplicando a la referencia una operación multifrecuencia de retención o Hold (OPM_FHold ), ya que se necesita que esta señal sea mantenida y disponible cada Pi. Y utilizar en la salida del sumador una OPMF_Skip , debido a que se necesita la demanda del procesador ocasionada por las entregas parciales de cada tarea a H, no importando las totalizaciones parciales a Pi, como se establece en el primer caso.
De la Figura 2 se hace la descomposición vectorial de conexiones, lo que lleva a la generación de los bloques operadores de Kranc (Kranc 1957, Thomson 1986). Al usar los Kranc Digital de H a Pi y de Pi a H internamente se está dando lugar a operaciones multifrecuencia de expansión y de salto, para el primer camino. Para el otro, se saca provecho del operador ZOH Kranc, el cual se genera en una planta analógica precedido por un retenedor de orden cero, rodeados de muestreadores, que mantiene el valor de la entrada en el intervalo del periodo de entrada. En este caso, el sistema es una constante igual a 1, al aplicar el ZOH Kranc la señal de referencia estará a Pi. En la Figura 3a se ejemplifica la descomposición vectorial de conexiones para el módulo de Tiempo de Cómputo GC1(z). De manera similar se obtienen todos los bloques generadores de operadores Kranc. Y en la Figura 3b se ejemplifica la descomposición vectorial de conexiones para la adaptación del operador ZOH Kranc, usando una constante K.
Vale la pena mencionar, que la técnica de estiramiento o lifting desarrollada por Khargonekar et al. (1985), se contempla como una sistematización del uso de los operadores antes mencionados.
Figura. 3. Descomposición vectorial de conexiones. a) Notación compacta GC1(z) y obtención de operadores de Kranc. b) Adaptación del operador ZOH Kranc, con constante K.
RESULTADOS
Para sistematizar el control multifrecuencia de la Figura 1 se utiliza los Operadores de Kranc. Se lleva a cabo la simulación con el Multirate Control Toolbox 5.1 (Mathworks 2004), paquete informático que permite modelar, simular e implementar sistemas de control multifrecuencia, bajo licencia de software libre permisiva BSD (Berkeley Software Distribution).
Un conjunto de Ti para pruebas comparativas o benchmark (Shin et al. 2001) se tomaron para validar el funcionamiento de la arquitectura. De (1), las características temporales de la Ti involucradas son, para T1=(10,50,50,1), T2=(20,80,80,1) y T3=(40,100,100,1). Utilizadas, también, para evaluar otros planificadores con ahorro de energía (Moncusí 2005, Choi et al. 2007, Rakhmatov 2008, Xian et al. 2008, Chang et al. 2009, Alfonsi et al. 2012). Para las pruebas se fija 95,0 U ref =y una política de planificación de tiempo real EDF (Earliest Deadline First) (Sha et al. 2006). En la Tabla 1, se presenta el escalado de velocidad del procesador hipotético usado para la prueba.
Tabla 1. Características de escalado del Procesador Hipotético.
Para explicar los efectos que causan a nivel de la planificación y energía, se han considerado los efectos de la variabilidad del porcentaje de los Ci,k consumidos en cada instancia, muestra el funcionamiento del criterio y comportamiento de las Ti, y los consecuencias de UT, va ligada a características de la aplicación y restricciones operativas del procesador, condiciones establecidas en Kim et al. (2003) y Bhatti et al. (2010).
En la Figura 4a se muestra los resultados con escalamiento global con criterios lineal y real, donde la asignación de la velocidad se hace al inicio de cada H, tomando en cuenta el consumo del 100% de los Ci,k, de las Ti. El control multifrecuencia se condiciona al recurso del procesador a velocidad mínima para la ejecución de las tareas, donde el factor de carga del procesador es la variable utilizada como referencia en el sistema. Por tal motivo, en la Figura 4b se presenta los efectos del Uref y UT, bajo el lazo de planificación CMF global ejecutando tareas variando sus Ci,k, con escalamiento lineal y real.
Figura 4. Comportamiento lazo del planificación MF global ejecutando tareas variando sus Ci,k, con escalamiento lineal y real. a) Escalamiento lineal global consumiendo el 100% de sus Ci,k. b) Factor de carga total del procesador y sus efectos bajo escalamiento global lineal y real. Leyenda: CE global: Consumo de energía modo global, UT: Factor de carga del procesador.
Por otro lado, en la Figura 5 se muestra la planificación de las tareas, tomando en consideración escalamiento local inter/intratarea con escalamiento lineal (Fig. 5a) y real (Fig. 5b), tomando en consideración la variación del 50% del Ci,k, de T1 y del 100% de los Ci,k, de T2 y T3, como unas de las pruebas realizadas.
Figura 5. Diagramas de planificación de las tareas con EDF, T1consume el 50% Ci,k, T2 y T3 consumen el 100% de sus Ci,k. a) escalamiento lineal local, b) escalamiento real local.
Por su parte, en la Figura 6 se muestra los resultados del consumo de energía al planificar las tareas con EDF (Sha et al. 2006), Feedback DVS-EDF (Zhu y Muller 2006), planificador en línea con asignación de prioridades dinámicas y cálculo de la velocidad de procesador dinámico, Low Power Fixed Priority Algorithm Scheduling (LPFPS) (Choi et al. 2007), planificador en línea con asignación de prioridades estáticas y cálculo de la velocidad de procesador dinámico, y el lazo de control realimentado multifrecuencia con ahorro de energía (LPRMFAE).
Figura 6. Comparación del consumo de energía en diferentes planificadores, ejecutando 100% y 50% de sus Ci,k.
DISCUSIÓN
De la Figura 4a, el comportamiento de las tareas demuestra que son planificadas en su totalidad, sin pérdidas de plazos, consumiendo toda la energía disponible en el procesador, hasta 400 ms, término del primer hiperperiodo. Para el segundo hiperperiodo, el planificador toma la Uref=0,95, ocasionando un α=0,8947 (escalamiento lineal) y α=0,80 (escalamiento real). La energía normalizada consumida por cada tarea dentro del hiperperiodo es de 0,8 (escalamiento lineal) y 0,64 (escalamiento real), lo que se materializa en un ahorro de energía por tarea, del 20% al 36%, otorgado por el tiempo ocioso debido al STWCET y STU. Respecto a la Figura 4b permite señalar que los lazos de control trabajan con sus referencias, dejando la flexibilidad de que localmente sean ajustados por el planificador en caso de existir condiciones para aprovechar un tiempo disponible. Lo anterior expresado, tiene un efecto en el factor de carga del procesador total UT, debido a la contabilización de magnitudes que podrían alejarse de su referencia.
De la Figura 5 se destaca que a mayor tiempo ocioso la energía consumida es menor, debido a que el planificador otorga este tiempo a las tareas que se ejecutan, causando un ahorro de energía y la capacidad de trabajar con cargas dinámicas, a consecuencia del STU, como base fundamental del LPRMFAE, conjuntamente con el STWCET. Cuando se varía el porcentaje de los tiempos de cómputo consumidos, el factor de carga del procesador y se distribuye la velocidad a cada tarea de manera global (operadores de extensión y salto) y local (operadores salto y mantenimiento), da un ahorro de energía que va de 10% al 55,30%, para el global, y de 20,74% al 61,04%, para el local.
De la Figura 6, es importante señalar, que el EDF-DVS y el LPRMFAE siguen una referencia y al considerar el 100% de sus Ci,k, los cálculos y búsqueda de esta referencia se manejan de forma natural, ocasionada por el lazo de realimentación, considerando el STWCET y el STU, dejando algunos ajustes si entra la consideración el TOD debido a la próxima activación, siendo el consumo de energía 86,66%. Sin embargo, cuando es el 50% de sus Ci,k, el consumo de energía del LPRMFAE es 42,00%, por debajo del DVS- EDF. Lo anterior resulta que el LPRMFAE tiene una demanda del procesador de 227,62 ms para ejecutar las tareas asignadas en un hiperperiodo,debido a la restricción impuesta del 50% de sus Ci,k , lo que ocasiona que existan más tiempo libre del procesador, y por ser este un planificador realimentado, tratará de seguir a su referencia.
CONCLUSIONES
Se definió y desarrolló el Lazo de Planificación Realimentado Multifrecuencial con Ahorro de Energía, el cual tiene propiedades con asignación de prioridades dinámicas y cálculo dinámico de la velocidad del procesador, ya que combina las técnicas de escalado dinámico de la velocidad del procesador basadas en el tiempo ocioso.
El sistema se adapta a las restricciones de variabilidad de los tiempos de cómputo, característica dinámica en el comportamiento real de las tareas. La distribución de los tiempos ociosos debido al factor de carga del procesador y al WCET es operada de forma natural por el lazo realimentado.
Se demuestra que usando las técnicas de control multifrecuencia o con muestreo no convencional, se puede planificar y administrar la energía de tareas de tiempo real, desde el punto de vista global y local, tanto lineal, como real o discreto.
Este aporte promociona el desarrollo y uso de tecnologías para la sustentabilidad.
AGRADECIMIENTO
Los autores agradecen a la Dra. Raiza Yánez Martínez, investigadora de la Universidad de Oriente por promover la incorporación de la sustentabilidad como compromiso y eje fundamental en las actividades profesionales y personales. Este trabajo forma parte de los proyectos de investigación CI-3-020101-1522-09 cofinanciado por el Consejo de Investigación de la Universidad de Oriente, y del CmEPG 195-2010 del Postgrado en Instrumentación de la Facultad de Ciencias, Universidad Central de Venezuela.
REFERENCIAS BIBLIOGRÁFICAS
1.Abdelzaher T, Diao y, h ellersTein J, lu C, zhu X. 2008. Introduction to control theory and its application to computing systems. Performance Modeling and Engineering. Zhen Liu, Cathy H. Xia eds. Springer Science+Business Media, LLC. New York, USA. [ Links ]
2.Alfonsi A, Pérez J, Alfonsi Ar, y ánez r. 2012. Planificador de Tiempo Real Realimentado Multifrecuencial con Ahorro de Energía en Sistemas Empotrados. Mem. V Congreso Iberoamericano de Estudiantes de Ingeniería Eléctrica. Mérida. Venezuela. Cont 8-Cont 15. Disponible en línea en: http://www.cibelec.org.ve/2012/index.php/memorias (Acceso 02.07.2012).
3.Bhatti mK, belleudy C, Auguin m. 2010. An inter-task real time DVFS scheme for Multiprocessor embedded systems. Proc. of International Conference on Design and Architectures for Signal and Image Processing. Edinburgh, UK. 136-143.
4.ChAntem tt, hu Xs, lemmon md. 2009. Generalized Elastic Scheduling for Real-Time Tasks. IEEE Trans. Comput. 58(4):480-495.
5.Cimino m, Prabhakar r. 2010. Design of linear time-invariant controllers for multirate systems. Automatica. 46(8):1315-1319.
6.Choi y, Chang n, Kim T. 2007. DC–DC converter-aware power management for low-power embedded systems. IEEE Trans. Computer-Aided Design Integr. Circuits Syst. 26(8):1367-1381.
7.Hellerstein J, D iAo y, Parekh s, T ilbury D. 2004. Feedback control of computing systems, IEEE PRESS, John Wiley & Sons, Inc, Hoboken, USA, 451p.
8.Hu X, Quan g. 2007. Fundamentals of power-aware scheduling, J. Henkel and S. Parameswaran (Eds.), Springer, pp. 219-229. Disponible en línea en: http://www.springerlink.com/content/ (Acceso 08.05.2012).
9.Khargonekar PP, Poola K, TAnnenbAum A. 1985. A Robust control of linear time-invariant plants using periodic compensation. IEEE Trans. Autom. Control. 30(11):1088-1096.
10.Kim W, shin D, Yun h-s, Kim J, Min sl. 2003. Performance Evaluation of Dynamic Voltage Scaling Algorithms for Hard Real-Time Systems. Low Power Elect. 1(3):1-11.
11.KrAnc gm. 1957. Input-output analysis of multirate feedback systems. IEEE Trans. Automa. Control. 3(3):21-28.
12.Lu C, S TAnkovic J, Tao g, s on s. 2002. Feedback control real-time scheduling: Framework, Modeling, and Algorithms. Real-Time Systems Special Issue on Control-theoretical. Approaches to Real-Time Computing. 23(1/2):85=112.
13.Math WorKs Inc. 2004. Multirate Control Toolbox. Version 5.1. MathWorks Inc. Disponible en línea en: http://www.mathworks.com/ (Acceso 08.05.2012).
14.Mcusí m. 2005. Ahorro Energético en la planificación de sistemas en tiempo real. Tesis Doctoral. Universidad Politécnica de Cataluña. España. 209p. Disponible en línea en: http://www.tesisenxarxa.net/TDX-0601106-122458/index.html (Acceso 15.07.2012).
15.Hiu l. 2011. Energy efficient scheduling for real-time embedded systems with QoS guarantee. Real-Time Syst. 47(2):75-108.
16.Piguet C. 2006. Low-power CMOS circuits: Tecnology, logic design and CAD tools. CRC Press, Tailor & Francys Eds, Fl, USA.Salt J, A lberTos P. 2005. Model-based multirate controllers design. IEEE Trans. Control Syst.Technol. 6(3):988-997.
17.Scordino C, l iPAri g. 2007. A resource reservation algorithm for power aware scheduling of periodic and aperiodic real-time tasks. IEEE Trans. Comput. 55(12):1509-1522.
18.ShA l, Abdelzaher T, Arzén K-e, Cervin A, bAKer T, burns A, buttAzzo g, C ACCAmo m, l ehoczky J, m oK A. 2006. Real time scheduling theory: A Historical Perspective. Real-Time Syst. 28(2-3):101-155.
19.Thomson Pm. 1986. Gain and phase margins of multirate sampled-data feedback systems. Int. Control. 44(3):833-846.
20.Vélez C. 2004. Ideas y aplicaciones de los sistemas de control multifrecuencia. Rev. Colomb. Tecnol. Avanz. 1(3):28-36.
21.XiA f. ma l, zhao W, sun y, Dong J. 2009. Enhanced energy-aware feedback scheduling of embedded control systems. Computers. 4(2):103-111.
22.XiAn C., lu y-h., l i z. 2008. Dynamic voltage scaling for multitasking real-time system with uncertain execution time. IEEE Trans. Comput-Aided Design Integ. Circuits Syst. 27(8):1467-1478.
23.Yánez r, Z Avarce C. 2009. Desarrollo sustentable: ¿Desafío o compromiso? Rev. Ingeniería Industrial. Actualidad y Nuevas Tendencias. 1(3):73-85.
24.Zhu y, muller f. 2006. Exploting synchronous and asynchronous DVS for Feedback EDF Scheduling on an Embedded Platform. ACM Trans. Embed. Comput Sys. 5(1):1-24.