USANDO EL PSPICE ORIENTADO AL ANALISIS DE LOS CIRCUITOS DEL CONTROLADOR BOOSTER INSTALADO EN CVG VENALUM

Fernández, Herman  Franco, Zulay Egilda

El dr. Herman Fernández es Profesor titular en el Doctorado de Ingeniería Electrónica del Dpto. de Ingeniería Electrónica, UNEXPO Vicerrectorado Puerto Ordaz, telefax, correo electrónico herman_fernand@yahoo.com

 La MSc. Zulay Egilda Franco es Profesor Agregado en el mismo Departamento, mismo telefax, correo electrónico franco.zulayegilda@gmail.com

Resumen:

El artículo muestra la utilidad del simulador de circuitos Pspice para comprender la operación del controlador de la Celda Booster instalado en CVG Venalum. El proceso de reducción de aluminio requiere de una fuente de corriente DC de gran potencia. El equipo de la celda Booster es capaz de alimentar la celda de reducción usando un rectificador de tiristores. El sistema tiene incorporado varias etapas de circuitos analógicos y digitales: las unidades de seguimiento, un integrador de voltaje, un regulador de corriente, un módulo de disparo, un atenuador de voltaje, un acondicionador de corriente y otros circuitos. Actualmente, la información técnica no es suficiente para comprender los circuitos en estado transitorio. Los ejemplos suministrados de Pspice representan un laboratorio virtual del sistema. Probando las simulaciones, observando las formas de ondas del voltaje, y determinando los componentes de estas señales, el equipo de técnicos tiene una mejor apreciación de los circuitos de la Celda Booster. Cuando es posible, los resultados de las simulaciones son comparados con las ecuaciones desarrolladas. Los resultados de las simulaciones pueden ser usados como soporte técnico durante las operaciones de mantenimiento.

Palabras clave: Celda Booster/ Pspice/ PLL/ Generador de Rampa.

USING THE PSPICE ORIENTED TO CIRCUITS ANALYSIS OF THE BOOSTER CONTROLLER INSTALLED IN CVG VENALUM

Abstract:

This paper shows the usefulness of the Pspice circuit simulator to understand the operation of the Booster-Cell controller installed in CVG Venalum. The aluminum reduction process requires of a high power DC current source. The Booster-Cell equipment is able to feed the reduction cell using a thyristor-rectifier. This system has incorporated several stages of analog and digital circuits: the buffer units, a voltage integrator, a current regulator, the gating module, an attenuator voltage, a conditioner current amplifier and others circuits. Actually, the technical information not is enough to understand the transient-state response of these circuits. The considered Pspice examples represent a virtual laboratory of the system. Performing the simulations, observing the voltage waveforms, and determining waveforms components, the technical staffs have a better appreciation of Booster-Cell circuits. Whenever is possible, the simulation results are compared with theoretical ones gives by equations developed. The simulation results can be used as technical support during maintenance operations.

Keywords: Booster-Cell/ Pspice/ PLL/ Ramp generator.

Manuscrito finalizado en Ciudad Guayana, Venezuela en agosto del 2006. El trabajo fue presentado en las “II Jornadas Técnicas de Control de Procesos” organizadas por la Corporación Venezolana de Guayana y CVG VENALUM en octubre 2006.

I. INTRODUCCIÓN

El proceso de reducción del aluminio requiere de una fuente de corriente DC cuya magnitud alcanza varios miles de Amperes. Esta fuente de intensidad regulable se implementa mediante convertidores del tipo AC/DC. En el área de V línea de la empresa CVG Venalum, se encuentran instalados tres equipos Westinghouse conectados en paralelo, encargados de suministrar y regular aproximadamente 120KA en una sección de la celda de reducción denominada Celda Booster. Junto a otro equipo llamado la unidad Transfo-Rectificadora, la cual genera 230KA, suministran entre ambos, una corriente efectiva de 350KA a cinco celdas llamadas V350. Aunque el personal de la planta está calificado para atender los fallos en la instalación, no disponen de un informe técnico donde se describa detalladamente el comportamiento de los circuitos de control y regulación de los sistemas antes mencionados. Es importante puntualizar que aunque se trata de tecnología obsoleta, los circuitos se pueden modelar y simular con las herramientas disponibles actualmente. Por otra parte, debido al interés del gobierno nacional en

desarrollar tecnología propia, es oportuno en principio conocer el funcionamiento analítico de todas las tarjetas electrónicas, con el fin de proponer la fabricación de las tarjetas del equipo para garantizar su continuidad en la aplicación, así como también, para proponer el desarrollo de una plataforma diseñada en Venezuela, con mejoras significativas del sistema respecto al instalado. Este trabajo contempla el análisis, el modelado y la simulación de los circuitos de control y regulación del equipo Westinghouse. Se inicia el trabajo explicando el diagrama de bloques del sistema de control, se plantean los modelos de las distintas etapas y finalmente se procede a realizar los ensayos de simulación, con el fin de compararlo con las ecuaciones desarrolladas.

II. DESARROLLO

1.- Descripción del regulador Westinghouse usado en la Celda Booster

El sistema de control electrónico Westinghouse está basado en un convertidor de potencia AC/DC de tiristores que puede regular el voltaje y la corriente de salida. Por tratarse de un equipo construido en la década del setenta, cuando apenas se comenzaba a utilizar los procesadores digitales en aplicaciones de poca envergadura, el sistema de control está formado por una serie de circuitos analógicos y digitales, sin la inclusión de un microprocesador, que tiene que resolver las tareas de regulación del voltaje y de la corriente, la generación de los pulsos de activación de los tiristores del convertidor de potencia, la coordinación de las unidades de protección y otras utilidades integradas en el equipo. La Fig.1 muestra el diagrama de bloques del controlador Westinghouse de la Celda Booster [1]. Este sistema está conformado por el módulo de control, el generador de pulsos de control, los circuitos acondicionadores y la etapa de potencia basada en un convertidor AC/DC. El módulo de control admite dos señales de referencia I_ref* y V_ref*, correspondientes respectivamente a la corriente y voltaje deseado de salida del convertidor AC/DC, y las señales de realimentación de voltaje y la corriente de la carga. Las señales de referencia se aplican independientemente a seguidores de voltaje que integran una red para limitar el valor de consigna a dos valores prefijados a través de potenciómetros. La salida de cada amplificador seguidor es tratada por un generador de rampa de pendiente programable. La función de cada generador es evitar los cambios bruscos en la salida del rectificador de potencia, cuando se producen cambios repentinos en cada señal de referencia. La salida de cada generador de rampa se resta con la señal de realimentación correspondiente. La diferencia se aplica como señal de entrada a cada regulador. El sistema de control es de tipo paralelo formado por un integrador de voltaje y un PI regulador de corriente. De acuerdo a los requerimientos de la carga, la actuación de cada regulador en un determinado momento es seleccionada por un simple arreglo de diodos conectados en la salida de cada controlador. La salida predominante de la etapa de control, actúa como señal de referencia al módulo generador de los pulsos de disparo, esta señal determina el ángulo de activación de los tiristores del convertidor AC/DC. La generación de los pulsos de disparo de los tiristores depende de los módulos de compuerta (Gating Module, GM), el circuito acondicionador de los pulsos (Driver Module, DM) y la etapa final de amplificación (Gating Pulse Amplifier, GPA). El bloque de conversión de potencia es un arreglo de un transformador trifásico doble-estrella que suministra seis fases a un rectificador trifásico de seis tiristores. Esta configuración es usada en equipos industriales para reducir los armónicos de corriente en el devanado primario del transformador. Los circuitos acondicionadores adaptan la señal medida (voltaje y corriente de la carga), a los niveles de amplitud tolerados por el regulador correspondiente.

2.- Análisis de los circuitos

Debido a que se trata de un sistema de control dual voltajecorriente (circuito seguidor, el generador de rampa y los circuitos acondicionadores de voltaje y corriente) implementados con circuitos similares, se ha seleccionado un circuito de cada tipo con el fin de abarcar el estudio por separado de todas las partes que integran el equipo [2]. Las etiquetas que se le asignan a cada componente corresponden a los identificadores usados en los planos electrónicos. Aunque se ha reportado una gran variedad de trabajos empleando herramientas de simulación [3]-[5], los ensayos expuestos, son usados para fines académicos considerando sólo casos de propósito general, sin considerar ejemplos específicos usados en sistemas industriales.

2.1. Circuito seguidor de la señal de referencia

El voltaje (o la corriente) de referencia se conecta a un amplificador de ganancia unitaria mostrado en la Fig.2 con el nombre 2-0A. El voltaje de salida sigue al voltaje de referencia mientras no se alcancen los valores fijados por el bloque limitador. La red de componentes 10D, 11D, 8R, 9R, el regulador con diodo Zener de 5,6V y los potenciómetros 3P y 4P fijan el rango de variación permitido para el voltaje de referencia. La expresión del voltaje de salida respecto al voltaje de entrada viene dada por:

Donde LCLV es el voltaje de referencia, simulado mediante una fuente variable en el tiempo, X es el voltaje de salida del amplificador LM741, vd, es el voltaje en el cátodo de 10D o el ánodo de 11D, el cual se fija en la entrada del amplificador operacional, de acuerdo a la polaridad y amplitud de la señal de referencia, Kmin y Kmax son la posición de los cursores de los potenciómetros 3P y 4P, respectivamente, y Vmin y Vmax fijan los valores permitidos para el rango de excursión del voltaje de referencia, aplicado en la entrada mediante la fuente LCLV.

La metodología de análisis realizada con el circuito seguidor de voltaje, se aplica idénticamente al circuito seguidor encargado de restringir la consigna de la corriente.

2.2. Circuito generador de rampa

El siguiente bloque ilustrado en la Fig.3, es un generador de rampa implementado con una fuente de corriente constante basada en un transistor de efecto de campo (JFET). Está conformado por el amplificador 4-0A configurado como comparador, la fuente de corriente implementada con el JFET, J1 y el amplificador seguidor (“Buffer”) 7-0A, para adaptar la señal del condensador 9C, al comparador 4-0A, sin provocar el efecto de carga.

La entrada a este circuito proviene de la etapa analizada en el apartado anterior. Para emularla, se ha colocado una fuente DC, etequitada como “RefVolt”. Esta señal de entrada se compara con la señal generada por el amplificador 7-0A, la cual es equivalente al voltaje en el condensador 9C.

De acuerdo a la configuración del puente de diodos, la polarización del JFET siempre es positiva, aún cuando se registre en la salida del amplificador 4-0A un voltaje bipolar de aproximadamente ±15V. El JFET actúa como una fuente de corriente controlada, en función al valor de voltaje fijado por el potenciómetro 8P. Cuando la amplitud de la rampa generada en 9C, se iguala al voltaje de referencia en el comparador 4-0A, su salida cambia de estado, cambiando el sentido de la corriente para mantener el voltaje de la rampa al valor de referencia. De acuerdo al manual del fabricante, el tiempo de la rampa puede ser ajustado en un rango de 0,1 a 7 segundos.

El JFET opera como una fuente de corriente independiente. La corriente que circula los terminales drenaje-fuente es:

Donde IDS es la corriente de saturación de drenaje, IDSS es la corriente de saturación con VGS=0, VP es el voltaje de contracción (pellizco) y VGS el voltaje aplicado entre la compuerta y la fuente. El voltaje VGS es:

Cuando el voltaje de la rampa en 9C se iguala con el voltaje de referencia, queda determinado por el tiempo:

Finalmente, la ecuación de la rampa en función al voltaje aplicado VGS del JFET es:

 

2.3. Acondicionador de corriente

La señal de corriente en la carga es adquirida por un circuito acondicionador llamado A140. La Fig.4 muestra el diagrama simplificado del A140. La unidad emplea un circuito de muestreo de alta frecuencia implementado con un oscilador IC555, que se ha simulado usando una fuente de pulsos Oscila, y trabaja a 20KHz. La señal de entrada implementada mediante una fuente variable en el tiempo V1, es muestreada a través de un transistor JFET, J5. La señal producida se aplica como entrada a la fuente de voltaje controlada por tensión E2, que emula al transformador de ferrita de la tarjeta A140 de la Celda Booster. Con el fin de reducir el tiempo de la simulación y los problemas de convergencia, se ha colocado una fuente de voltaje controlada por tensión, E, disponible en el Pspice, en sustitución de un transformador de pulsos (no mostrado en la figura), empleado como elemento para proveer aislamiento galvánico entre la entrada y la salida del A140. La salida del bloque E, se convierte a un valor de tensión, que es proporcional a la corriente medida, convertida en un voltaje equivalente por la fuente V1. Finalmente, se emplea otra etapa de muestreo implementada con el transistor J6, que genera en su salida un voltaje similar al aplicado en la entrada del circuito.

2.4. Circuito generador de pulsos

El generador de pulsos de disparo se ilustra en la Fig.5. Debido a la gran cantidad de componentes de esta unidad, se ha simplificado en un diagrama de bloques. El circuito detallado se ha considerado en un curso de entrenamiento de personal dictado a la empresa [2]. El módulo de generación de pulsos de activación de los tiristores del convertidor AC/DC se basa en un circuito de lazo con sincronismo de fase, PLL (Phase Locked Loop).

El PLL usado es el circuito integrado CD4046. El modo de operación del PLL es como multiplicador de frecuencia. Aunque se han reportado circuitos basados en PLL para la activación de convertidores AC/AC y AC/DC [6]- [7], la configuración del PLL en la Celda Booster presenta diferencias considerables. El CD4046 se sincroniza con la señal de la red generando en el VCO (oscilador controlado por voltaje) una señal que oscila a 45KHz, es decir, multiplicando la señal de la red por un factor de 750. La señal de alta frecuencia genera una rampa que se compara con la señal producida por la etapa de regulación. Los pulsos resultantes de la comparación, pasan por un circuito lógico encargado de generar el patrón de seis pulsos desfasados 60° eléctricos necesarios para disparar los tiristores del convertidor AC/DC.

2.5. Amplificador de pulsos

Cada pulso generado por la etapa digital es amplificado mediante el circuito mostrado en la Fig.6. La fuente GP1 representa el pulso generado por la sección lógica. Aún cuando, la amplitud del pulso de la fuente GP1 es de 24 voltios, es necesario aumentar la capacidad de corriente para activar los tiristores del convertidor AC/DC. La etapa de amplificación de corriente está conformada por los transistores 15TR y 16TR. El condensador 15C absorbe energía de la fuente de 30V y en conjunto, ambos a través del transistor 16TR, suministran la corriente al devanado primario del transformador de pulsos durante el estado alto de GP1.

2.6. Circuito integrador de voltaje La regulación del voltaje en el equipo está implementada mediante un amplificador integrador, que recibe la señal de referencia y el voltaje medido en la salida del convertidor AC/DC (ver la Fig.1.). La configuración del circuito es la mostrada en la Fig.7. La corriente constante para cargar al condensador 12C, está determinada por la relación (Vreferencia- Vcelda)/2R, donde R=14.7K. El voltaje de salida del circuito integrador, dependerá de la acción integral basada en la diferencia entre la señal de referencia y el voltaje medido, además del voltaje inicial del condensador 12C.

2.7. Detector de falla en la red AC

De los circuitos de protección implementados en el Westinghouse, figura el circuito detector por falla de sincronismo mostrado en la Fig.8. De acuerdo al estado de la salida generada en el transistor 2TR, el circuito de control supervisa si la señal senoidal usada para el sincronismo por el generador de pulsos, se encuentra un nivel aceptable de voltaje para la correcta operación del sistema.

El circuito recibe el voltaje de los devanados secundarios de un transformador de toma central y el rectificador de onda completa formado por los diodos 4D y 5D. La red 14R y 2C es un filtro pasa bajos para atenuar la amplitud de la señal rectificada y además, remover las componentes de alta frecuencia presentes en la red AC. Mientras el voltaje en la entrada, se encuentre en el rango permitido, el voltaje producido en el condensador 2C es negativo. Bajo esta condición de operación, el diodo 3D se polariza en directo, apagando los transistores del circuito. Cuando se produzca una reducción o caída brusca del voltaje en la entrada, el diodo deja de conducir, y la fuente de P12 polariza en directo los transistores, llevando la salida a cero voltios.

 

3.- Resultados y su discusión

A continuación se mostrarán y discutirán los resultados obtenidos con la herramienta de simulación Pspice. La Fig.9 es la respuesta del circuito seguidor de voltaje ante una fuente variable de entrada.

Como se aprecia en la figura, el voltaje de salida sigue a la referencia local siempre y cuando no supere el valor fijado por la red limitadora de voltaje. El valor de Kmax para la prueba es de 0,1, lo que corresponde a un valor teórico en la ec. 1 de 5,277 voltios. Tomando en consideración el voltaje del diodo, el límite de tensión teórico es de 5,877V que se asemeja al valor obtenido en el ensayo.

Fig.9 Respuesta de simulación del circuito seguidor de voltaje, donde se ilustra como el voltaje de salida sigue a la referencia local siempre y cuando no supere el valor fijado por la red limitadora de voltaje, establecido en 5,877 voltios.

La Fig.10 muestra el ensayo del análisis paramétrico del generador de rampa a una referencia de 3 voltios. Según los datos del fabricante, el rango de temporizado de la rampa es de 0,1 a 7 segundos. El rango de ajuste obtenido en la simulación es de 0,81 a 7,992 segundos. Las diferencias encontradas se justifican debido a la indisponibilidad en la librería del Pspice del FET usado en el circuito. Sin embargo, por haber usado un FET genérico en el Pspice, se podrían alterar algunos de sus parámetros para modelar el FET empleado en el circuito con el fin de reducir el error.

Fig.10. Respuesta de simulación del circuito seguidor de voltaje, donde se ilustra como el voltaje de salida sigue a la referencia local siempre y cuando no supere el valor fijado por la red limitadora de voltaje, establecido en 5,877 voltios.

La Fig.11 ilustra las señales obtenidas de simulación del circuito acondicionador de corriente A140. Se ha utilizado una señal de entrada de baja amplitud, para garantizar la operación de los FET´s en la zona lineal. Se puede observar la capacidad del circuito para generar en su salida, una onda que sigue en amplitud, a la señal aplicada en la entrada V1. El trazo inferior corresponde a la señal de pulsos de 20KHz, usada para el control de los transistores FET´s.

Fig.11. Señales obtenidas de la simulación del acondicionador de corriente. El marco superior, ilustra la función de acondicionamiento de la señal medida para adquirir en su salida, una replica de la señal aplicada en la entrada.

La Fig.12 representa los patrones digitales en distintos puntos del circuito generador de pulsos de disparo. El trazo superior corresponde a la señal de alta frecuencia generada por el PLL la cual es de 45KHz. Los contadores y la etapa lógica se encarga de producir los seis patrones de disparo separados 60° eléctricos, necesarios para activar en secuencia a los tiristores del convertidor AC/DC. De acuerdo a los resultados de la simulación, se confirma la correcta operación del circuito generador de pulsos de control, que emite en la salida de la sección lógica, la secuencia de pulsos (P1-P6) requerida para gobernar a estos tipos de convertidores de potencia.

La Fig.13 ilustra la respuesta del circuito amplificador, encargado de aumentar la amplitud de los pulsos de corriente emitidos por la unidad lógica del circuito mostrado en la Fig.5. La ganancia de corriente obtenida en la simulación es aproximadamente de 24,378/3,293≈7,40.

Fig.13. Señales obtenidas de la etapa de amplificación de pulsos. En orden descendente se muestra: (a) amplitud de voltaje de los pulsos de la fuente GP1, (b) amplitud de corriente de los pulsos aplicados en la entrada, (c) forma de onda en el condensador 15C, (d) voltaje de los pulsos generados y (e) amplitud de corriente de los pulsos obtenidos en la salida.

La respuesta del circuito integrador se puede apreciar en la Fig.14. Para observar el comportamiento del circuito, se conectan entre sí, las entradas al circuito (referencia y el voltaje de la celda) y se aplica en la entrada, una señal de pulsos de baja frecuencia. Cuando el circuito recibe el pulso de entrada, el condensador 12C, se carga a través de la fuente N24 (-24V). Cuando el nivel de pulso de entrada retorna a cero voltios, la fuente de 15V, activa la descarga del condensador a través de la red formada por la resistencia 45R y el diodo Zener, 45D.

Para comprobar el funcionamiento del detector de sincronismo se emplea una señal senoidal con un factor de amortiguamiento (Damping Factor, DF), para provocar una caída exponencial en función del tiempo, del voltaje senoidal aplicado al devanado primario del transformador TX2, ver el trazo superior de la Fig.12. La fuente SP viene determinada por la ecuación:

Donde V_A es el voltaje pico de la señal, DF es el factor de amortiguamiento y f es la frecuencia de la señal senoidal. Bajo esta condición se simula la pérdida de sincronismo, al provocar una caída considerable de voltaje de la señal proveniente de la red, la cual libera del estado de conducción al diodo 3D, permitiendo la saturación del transistor 2TR, al quedar polarizado por la fuente P12. La secuencia de funcionamiento del circuito está representada en el trazo inferior de la Fig.15.

III. CONCLUSIONES

1) Gracias al Pspice se ha podido evaluar el desempeño de los circuitos más relevantes del sistema de control de la celda Booster.

2) Los resultados obtenidos son satisfactorios por cuanto se asemejan a los valores teóricos calculados y a los referidos por el fabricante.

3) El ajuste de los parámetros de los componentes usados en los distintos ejercicios (transformadores, FET´s, y diodos), permite mejorar la respuesta de los ejemplos considerados en el estudio.

4) Los resultados obtenidos se amoldan a la respuesta esperada en cada caso.

5) En el caso particular del generador de disparo, los patrones de los pulsos generados por el Pspice concuerdan con la secuencia lógica de las señales de activación de los convertidores CA/CC de seis tiristores.

6) Esta información es de gran utilidad a la hora de atender prontamente posibles fallas en el sistema.

7) Gracias a las herramientas de simulación disponibles en el mercado, se pueden evaluar circuitos, convertidores y sistemas de control usados en la industria, así como también se puede fortalecer los cursos académicos impartidos en las carreras de ingeniería.

IV. REFERENCIAS

1) Westinghouse Electric Corporation. “Booster-controller technical manual”. Pittsburg, 1978.         [ Links ]

2) Fernández H. “Análisis y Simulación de Circuitos Eléctricos y Electrónicos con Pspice. Aplicaciones en Celdas de Reducción V Línea de CVG Venalum”. Fundiup – Unexpo, Marzo 2007, pp.146-173. Puerto Ordaz.         [ Links ]

3) Rashid M and Rashid H. “Spice for power electronics and electric power.” CRC, 2006, Boca Ratón, 73 p.         [ Links ]

4) Deskur, J. and Pilacinski J. (2005). “Modelling of the power electronics converters using functional models of power semiconductor device in Pspice.” EPE Conference, Dresden, pp.10.         [ Links ]

5) Rashid M. “Power electronics laboratory using Pspice.” Frontiers in education conference, FIE96. 26TH Annual conference, vol2, November 1996, pp.534-537.         [ Links ]

6) Ashoka, S.K.B. “A novel pulse firing scheme for constant angle triggering of 3-Ф thyristor converters”. Int. J. Electronics, Vol.49, No. 6, October, 1980, pp. 525- 535.         [ Links ]

7) Ashoka, S.K.B. (1981). “Novel equidistant digital pulse firing schemes for three-phase thyristor converters”. Int. J. Electronics, Vol.50, No. 3, January, 1981, pp. 175-182.        [ Links ]